首页> 外文OA文献 >Design of a Low Power Vedic Multiplier using BKG Reversible Logic Gate

【2h】

Design of a Low Power Vedic Multiplier using BKG Reversible Logic Gate

机译：使用BKG可逆逻辑门设计低功耗Vedic乘法器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Mayur S M;
展开▼
作者单位

展开▼
年度 2018
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design of Low Power Vedic Multiplier Based on Reversible Logic [J] . Sagar, K Suresh Babu International Journal of Engineering Research and Applications . 2017,第3期

机译：基于可逆逻辑的低功耗吠陀乘法器设计
2. Design and Implementation of Vedic Multipliers Using Reversible Logic Gates [J] . Ravi JN, Vijay Prakash AM, Madan S Journal of Electrical & Electronic Systems . 2018,第2期

机译：可逆逻辑门的吠陀乘法器的设计与实现
3. Design and Implementation of FPGA based 64-bit MAC Unit using VEDIC Multiplier and Reversible Logic Gates [J] . P. SivaNagendra Reddy, M. Saraswathi Indian Journal of Science and Technology . 2017,第3期

机译：基于VEDIC乘法器和可逆逻辑门的基于FPGA的64位MAC单元的设计与实现
4. Design of low power barrel shifter and vedic multiplier with kogge-stone adder using reversible logic gates [C] . G. V. Nikhil, B. P. Vaibhav, Vishnu G. Naik, 2017 International Conference on Communication and Signal Processing . 2017

机译：具有可逆逻辑门的带科格斯通加法器的低功率桶形移位器和吠陀乘法器的设计
5. Design, analysis, and synthesis of 16 bit arithmetic logic unit using reversible logic gate. [D] . Midde, Bharath Reddy. 2016

机译：使用可逆逻辑门设计，分析和综合16位算术逻辑单元。
6. Logic reversibility and thermodynamic irreversibility demonstrated by DNAzyme-based Toffoli and Fredkin logic gates [O] . Ron Orbach, Françoise Remacle, R. D. Levine, 2012

机译：基于DNAzyme的Toffoli和Fredkin逻辑门证明了逻辑可逆性和热力学不可逆性
7. Design and analysis of High-Speed Low-Power Vedic Multiplier with 3-1-1-2 compressor Using Reversible Logic gates [O] . S Ms.Dharani, Mr.Abin Satheesan, M A Asuvanti, 2021

机译：采用可逆逻辑门的3-1-1--压缩机高速低功耗Vedic乘法器的设计与分析

Design of a Low Power Vedic Multiplier using BKG Reversible Logic Gate

著录项

引文网络

相似文献

相关主题

期刊订阅