AI写作工具
文献服务
退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:使用FPGA的流水线和平行AES加密系统的设计与实现
Mohamed Nabil; Ashraf A. M. Khalaf; Sara M. Hassan;
机译:AES的快速并行管道实现的设计:高级加密标准
机译:基于FPGA的AES加解密系统的硬件实现
机译:FPGA上最佳轻量级AES加密的电路和系统设计
机译:单芯片FPGA实现流水线,基于内存的AES Rijndael加密设计
机译:FPGA和基于0.18微米CMOS的ASIC中高级加密标准的设计和实现。
机译:使用人工神经网络并行实现的时间序列预测系统中的软件设计挑战
机译:aEs:advanced的快速并行流水线实现设计 加密标准
机译:利用迭代流水线提高FPGA和仿真系统上多时钟设计运行性能的方法
机译:通过实现非对称AES-CBC通道来优化数据加密和解密的系统,方法和计算机程序产品
机译:通过实施不对称AES-CBC通道来优化数据加密和解密的系统,方法和计算机程序产品
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。