首页> 外文OA文献 >Temperature-aware runtime power management for chip-multiprocessors with 3-D stacked cache

【2h】

Temperature-aware runtime power management for chip-multiprocessors with 3-D stacked cache

机译：具有3-D堆叠缓存的芯片 - 多处理器的温度感知运行时电源管理

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Kyungsu Kang; Giovanni De Micheli; Seunghan Lee; Chong-Min Kyung;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Runtime Thermal Management for 3-D Chip-Multiprocessors With Hybrid SRAM/MRAM L2 Cache [J] . Seunghan Lee, Kyungsu Kang, Chong-Min Kyung Very Large Scale Integration (VLSI) Systems, IEEE Transactions on . 2015,第3期

机译：具有混合SRAM / MRAM L2高速缓存的3-D芯片多处理器的运行时热管理
2. Temperature-Aware DRAM Cache Management—Relaxing Thermal Constraints in 3-D Systems [J] . Zhou Minxuan, Prodromou Andreas, Wang Rui, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 2020,第10期

机译：温度感知DRAM缓存管理 - 在3-D系统中放松热约束
3. Runtime Power Management of 3-D Multi-Core Architectures Under Peak Power and Temperature Constraints [J] . Kang K., Kim J., Yoo S., Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on . 2011,第6期

机译：峰值功率和温度约束下的3-D多核体系结构的运行时功率管理
4. Temperature-aware runtime power management for chip-multiprocessors with 3-D stacked cache [C] . Kang Kyungsu, De Micheli Giovanni, Lee Seunghan, International Symposium on Quality Electronic Design . 2014

机译：具有3D堆栈式缓存的芯片多处理器的温度感知运行时电源管理
5. Runtime management techniques for power- and temperature-aware computing. [D] . Lu, Zhijian. 2007

机译：用于功耗和温度感知计算的运行时管理技术。
6. In-DRAM Cache Management for Low Latency and Low Power 3D-Stacked DRAMs [O] . Ho Hyun Shin, Eui-Young Chung 2019

机译：用于低延迟和低功耗3D堆叠DRAM的DRAM中缓存管理
7. A Power-Efficient 3-D On-Chip Interconnect for Multi-Core Accelerators with Stacked L2 Cache [O] . Kyungsu Kang, Sangho Park, Jong-Bae Lee, 2016

机译：具有堆叠L2缓存的多核加速器的功率高效的3-D片上互连

Temperature-aware runtime power management for chip-multiprocessors with 3-D stacked cache

著录项

引文网络

相似文献

相关主题

期刊订阅