Latch-Up Control in CMOS Integrated Circuits

机译：CMOS集成电路中的锁存控制

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
A. Ochoa; W. Dawes; D. Estreich;
展开▼
作者单位

展开▼
年度 1979
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Optimization Design on Active Guard Ring to Improve Latch-Up Immunity of CMOS Integrated Circuits [J] . Chen Chun-Cheng, Ker Ming-Dou IEEE Transactions on Electron Devices . 2019,第4期

机译：主动保护环的优化设计可提高CMOS集成电路的闩锁抗扰度
2. Optimization and control of CMOS analog integrated circuits for cyber-physical systems using hybrid grey wolf optimization algorithm [J] . Asaithambi Sasikumar, Rajappa Muthaiah, Ravi Logesh Journal of intelligent & fuzzy systems: Applications in Engineering and Technology . 2019,第5期

机译：使用混合灰狼优化算法的网络地理系统CMOS模拟集成电路的优化与控制
3. Integrated BiCMOS Control Circuits for High-Performance DC–DC Boost Converter [J] . Lee C.-S., Oh Y.-J., Na K.-Y., Power Electronics, IEEE Transactions on . 2013,第5期

机译：高性能DC-DC Boost转换器的集成BiCMOS控制电路
4. Mechanism of snapback failure induced by the latch-up test in high-voltage CMOS integrated circuits [C] . Jen-Chou Tseng, Yu-Lin Chen, Chung-Ti Hsu, IEEE International Reliability Physics Symposium . 2008

机译：高压CMOS集成电路中闩锁测试引起的旋转响应失效机制
5. THE PHYSICS AND MODELING OF LATCH-UP AND CMOS INTEGRATED CIRCUITS [D] . ESTREICH, DONALD BRUCE. 1981

机译：闩锁和CMOS集成电路的物理和建模
6. Study of CMOS-SOI Integrated Temperature Sensing Circuits for On-Chip Temperature Monitoring [O] . Maria Malits, Igor Brouk, Yael Nemirovsky 2018

机译：用于片上温度监控的CMOS-SOI集成温度感测电路的研究
7. 2Implementation of CMOS Fuzzy Controllers as Mixed-Signal Integrated Circuits [O] . I. Baturone, S. Sánchez-solano, A. Barriga, 2016

机译：2作为混合信号集成电路的CmOs模糊控制器的实现
8. Latch-Up Control in CMOS Integrated Circuits [R] . Ochoa, A., Dawes, W., Estreich, D., 1979

机译：CmOs集成电路中的闩锁控制

Latch-Up Control in CMOS Integrated Circuits

著录项

引文网络

相似文献

相关主题

期刊订阅