首页> 外文OA文献 >An FPGA-Based Resource-Saving Hardware Accelerator for Deep Neural Network

【2h】

An FPGA-Based Resource-Saving Hardware Accelerator for Deep Neural Network

机译：基于FPGA的深神经网络的资源节约用品加速器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Han Jia; Xuecheng Zou;
展开▼
作者单位

展开▼
年度 2021
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. An FPGA-Based Resource-Saving Hardware Accelerator for Deep Neural Network [J] . Han Jia, Xuecheng Zou International Journal of Intelligence Science . 2021,第2期

机译：基于FPGA的深神经网络的资源节约用品加速器
2. An FPGA-Based Resource-Saving Hardware Accelerator for Deep Neural Network [J] . Han Jia, Xuecheng Zou 智能科学国际期刊（英文） . 2021,第002期

机译：基于FPGA的深神经网络的资源节约用品加速器
3. Low power & mobile hardware accelerators for deep convolutional neural networks [J] . Scanlan Anthony G. Integration . 2019,第MARa期

机译：用于深度卷积神经网络的低功耗和移动硬件加速器
4. Hardware conversion of neural networks simulation models for neural processing accelerator implemented as FPGA-based SoC [C] . Pietras Marcin International Conference on Field Programmable Logic and Applications . 2014

机译：用于神经处理加速器的神经网络仿真模型的硬件转换，实现为基于FPGA的SoC
5. FPGA-based Accelerators for Convolutional Neural Networks on Embedded Devices [D] . Perera Miro, Jordi. 2020

机译：基于FPGA的嵌入式设备卷积神经网络的加速器
6. Boosting Throughput and Efficiency of Hardware Spiking Neural Accelerators Using Time Compression Supporting Multiple Spike Codes [O] . Changqing Xu, Wenrui Zhang, Yu Liu, 2020

机译：使用时间压缩支撑多穗码的硬件尖峰神经加速器的吞吐量和效率
7. An FPGA-based accelerator for deep neural network with novel reconfigurable architecture [O] . Han Jia, Daming Ren, Xuecheng Zou 2021

机译：基于FPGA的深神经网络加速器，具有新型可重构架构

An FPGA-Based Resource-Saving Hardware Accelerator for Deep Neural Network

著录项

引文网络

相似文献

相关主题

期刊订阅