首页> 外文OA文献 >Design of binary weighted DAC for asynchronous ADC with improved slew rate and with calibrated size of capacitors

【2h】

Design of binary weighted DAC for asynchronous ADC with improved slew rate and with calibrated size of capacitors

机译：具有改进的转换速率的异步ADC的二元加权DAC设计，以及电容器的校准尺寸

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Qianhua Ling; Mohammad Asif Ikbal;
展开▼
作者单位

展开▼
年度 2020
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Low Power Design of a 1V 8-bit 125 fJ Asynchronous SAR ADC with Binary Weighted Capacitive DAC [J] . Bekal Anush, Tabassum Shabi, Goswami Manish Journal of Circuits, Systems, and Computers . 2017,第5期

机译：具有二进制加权电容DAC的1V 8位125fJ异步SAR ADC的低功耗设计
2. A Resolution-Reconfigurable Asynchronous SAR ADC with Segmented and Non-Binary Weighted Capacitance DACs [J] . Chih-Hsuan Lin, Kuei-Ann Wen Advances in Science, Technology and Engineering Systems . 2020,第2期

机译：具有分段和非二进制加权电容DAC的分辨率可重新配置的异步SAR ADC
3. Improved binary-weighted split-capacitive-array DAC for high-resolution SAR ADCs [J] . Li Y., Lian Y. Electronics Letters . 2014,第17期

机译：改进的二进制加权分裂电容阵列DAC，用于高分辨率SAR ADC
4. A 14-bit 100-MS/s digitally calibrated binary-weighted current-steering CMOS DAC without calibration ADC [C] . Ikeda, Y., Frey, Solid-State Circuits Conference, 2007 IEEE Asian . 2007

机译：一个不带校准ADC的14位100-MS / s数字校准二进制加权电流控制CMOS DAC
5. PCAST: A Practical Capacitor Array Synthesizer Targeted for SAR-ADC Implementation [D] . Li, Shuowei 2017

机译：PCAST：面向SAR-ADC实现的实用电容器阵列合成器
6. Determination of Cellular Processing Rates for a Trastuzumab-Maytansinoid Antibody-Drug Conjugate (ADC) Highlights Key Parameters for ADC Design [O] . Katie F. Maass, Chethana Kulkarni, Alison M. Betts, 2016

机译：曲妥珠单抗-美登木素生物碱抗体-药物缀合物（ADC）的细胞加工速率测定突出了ADC设计的关键参数
7. A Resolution-Reconfigurable Asynchronous SAR ADC with Segmented and Non-Binary Weighted Capacitance DACs [O] . Chih-Hsuan Lin, Kuei-Ann Wen 2020

机译：具有分段和非二进制加权电容DAC的分辨率可重新配置的异步SAR ADC

Design of binary weighted DAC for asynchronous ADC with improved slew rate and with calibrated size of capacitors

著录项

引文网络

相似文献

相关主题

期刊订阅