退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:一个自动AW-SOM VHDL IP核心生成器
Daniele Giardino; Marco Matta; Sergio Spanò;
机译:基于帐篷映射的伪随机数发生器的VHDL实现
机译:使用VHDL和脉冲C在FPGA中实现基于RANLUX的伪随机数生成器
机译:基于VHDL和脉冲C的FPGA中基于RANLUX的伪随机数生成器的实现
机译:VHDL到FPGA自动IP核心生成:Xilinx设计流程的案例研究
机译:用于Reed-Solomon编码器和解码器的VHDL代码生成器。
机译:基于SHA2算法的密码安全伪随机数生成器IP核
机译:从VHDL到FPGA的自动IP核生成:以Xilinx设计流程为例
机译:为具有VHDL属性的网络或网络组启用自动分段
机译:使用VHDL属性为网络或网络组启用自动标记
机译:vhdl设计用于自动转换流图像的模块。
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。