退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:基于FPGA的内存紧凑型高速QC-LDPC解码器
Tianjiao Xie; Bo Li; Mao Yang; Zhongjiang Yan;
机译:基于步长调度和存储库划分的高效区域QC-LDPC解码器架构
机译:基于行分层解码算法的高效多标准QC-LDPC解码器
机译:用于NAND闪存的多列并行QC-LDPC解码器架构
机译:存储器紧凑型高速QC-LDPC解码器
机译:适用于5G无线的高吞吐量FPGA QC-1DPC解码器架构。
机译:EDSSA:基于OpenCL的FPGA平台上的编码器 - 解码器语义分段网络加速器
机译:基于免刷新动态标准单元的存储器:应用于QC-LDPC解码器
机译:使用紧凑的基础图形表示并行解码QC-LDPC码
机译:高速长码字QC-LDPC软判决解码器
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。