A study on substrate noise coupling among TSVs in 3D chip stack

机译：3D芯片堆栈中TSV中的基板噪声耦合研究

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Yuuki Araga; Makoto Nagata; Joeri De Vos; Geert Van der Plas; Eric Beyne;
展开▼
作者单位

展开▼
年度 2018
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A study on substrate noise coupling among TSVs in 3D chip stack [J] . Yuuki Araga, Makoto Nagata, Joeri De Vos, IEICE Electronics Express . 2018,第13期

机译：3D芯片堆栈中TSV中的基板噪声耦合研究
2. RF characterization of the substrate coupling noise between TSV and active devices in 3D integrated circuits [J] . C. Bermond, M. Brocard, T. Lacrevaz, Microelectronic Engineering . 2014,第nova期

机译：3D集成电路中TSV与有源器件之间基板耦合噪声的RF表征
3. Modeling and Analysis of a Power Distribution Network in TSV-Based 3-D Memory IC Including P/G TSVs, On-Chip Decoupling Capacitors, and Silicon Substrate Effects [J] . Kim K., Hwang C., Koo K., Components, Packaging and Manufacturing Technology, IEEE Transactions on . 2012,第12期

机译：基于TSV的3-D存储器IC（包括P / G TSV，片上去耦电容器和硅衬底效应）中配电网络的建模和分析
4. Investigation of TSV noise coupling in 3D-ICs using an experimental validated 3D TSV circuit model including Si substrate effects and TSV capacitance inversion behavior after wafer thinning [C] . X. Sun, M. Rack, G. Van der Plas, IEEE MTT-S International Microwave Symposium . 2016

机译：使用经过实验验证的3D TSV电路模型研究3D-IC中的TSV噪声耦合，该模型包括硅衬底效应和晶片变薄后的TSV电容反型行为
5. Structural Optimization & Reliability of 3D Package by Studying Crack Behavior on TSV & BEOL & Impact of Power Cycling on Reliability Flip Chip Package [D] . Rahangdale, Unique. 2017

机译：三维封装的结构优化及可靠性研究TSV＆BEOL裂缝行为及功率循环对可靠性倒装芯片封装的影响
6. Design and Performance of a 1 ms High-Speed Vision Chip with 3D-Stacked 140 GOPS Column-Parallel PEs [O] . Atsushi Nose, Tomohiro Yamazaki, Hironobu Katayama, 2018

机译：具有3D堆叠140 GOPS列并行PE的1 ms高速视觉芯片的设计和性能
7. Escalator Network for a 3D Chip Stack with Inductive Coupling ThruChip Interface [O] . Akio Nomura, Yusuke Matsushita, Junichiro Kadomoto, 2018

机译：用于3D芯片堆栈的自动扶梯网络与电感耦合Thruchip接口
8. Optically Guiding Substrates for Low Cost Optical Interconnects in Stacked Multichip Module and Chip Scale Packaging [R] . Haas, F. , Cook, P. 1998

机译：光学引导基板，用于堆叠多芯片模块和芯片级封装中的低成本光互连

A study on substrate noise coupling among TSVs in 3D chip stack

著录项

引文网络

相似文献

相关主题

期刊订阅