首页> 外文OA文献 >A New Technique for Leakage Power Reduction in CMOS circuit by using DSM

【2h】

A New Technique for Leakage Power Reduction in CMOS circuit by using DSM

机译：使用DSM泄漏CMOS电路漏功率降低的新技术

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Chandra Pratap; Laxmi Kumre;
展开▼
作者单位

展开▼
年度 2017
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A New Circuit-Level Technique for Leakage and Short-Circuit Power Reduction of Static Logic Gates in 22-nm CMOS Technology [J] . Maryan Mohammad Moradinezhad, Amini-Valashani Majid, Azhari Seyed Javad Circuits, systems and signal processing . 2021,第7期

机译：22 - NM CMOS技术中静态逻辑门的漏电和短路功率降低的新电路级技术
2. A New Leakage Power Reduction Technique for CMOS VLSI Circuits [J] . M. Geetha Priya, K. Baskaran, D. Krishnaveni, Journal of Artificial Intelligence . 2012,第4期

机译：CMOS VLSI电路的降低泄漏功率的新技术
3. Design of Low Power CMOS Circuits using Leakage Control Transistor and Multi-Threshold CMOS Techniques [J] . K. Ramana Rao, U. Supriya International Journal of Computer Technology and Applications . 2012,第04期

机译：利用泄漏控制晶体管和多阈值CMOS技术设计低功耗CMOS电路
4. STUDY OF EFFECTIVENESS OF CIRCUIT LEVEL LEAKAGE POWER OPTIMIZATION TECHNIQUES IN DSM CMOS CELLS [C] . VEENA S. CHAKRAVARTHI, P. PRABHAVATHI, RAMYA SUNDERRAJAN International Conference on Software Technology and Engineering . 2011

机译：DSM CMOS细胞电路漏电功率优化技术的有效性研究
5. Performance tradeoff of leakage reduction techniques in nanoscale CMOS circuits. [D] . Koppa Venkataswamy, Santosh Kumar. 2009

机译：纳米级CMOS电路中减少泄漏技术的性能折衷。
6. Characteristic Fluctuations of Dynamic Power Delay Induced by Random Nanosized Titanium Nitride Grains and the Aspect Ratio Effect of Gate-All-Around Nanowire CMOS Devices and Circuits [O] . Yiming Li, Chieh-Yang Chen, Min-Hui Chuang, 2019

机译：随机纳米氮化钛晶粒引起的动态功率延迟的特性波动以及全能门纳米线CMOS器件和电路的纵横比效应
7. Comparative Study of Different Low Power Design Techniques for Reduction of Leakage Power in CMOS VLSI Circuits [O] . P. S. Aswale, S. S. Chopade 2014

机译：降低CMOS VLSI电路泄漏功率的不同低功耗设计技术的比较研究

A New Technique for Leakage Power Reduction in CMOS circuit by using DSM

著录项

引文网络

相似文献

相关主题

期刊订阅