首页> 外文OA文献 >Design and Power Dissipation Consideration of PFAL CMOS v/s Conventional CMOS based 2:1 Multiplexer and Full Adder

【2h】

Design and Power Dissipation Consideration of PFAL CMOS v/s Conventional CMOS based 2:1 Multiplexer and Full Adder

机译：基于PFAL CMOS V / S传统CMOS的设计和功耗耗散考虑2：1多路复用器和全加法器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Manvinder Sharma; Digvijay Pandey; Pankaj Palta; Binay Kumar Pandey;
展开▼
作者单位

展开▼
年度 2021
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design and simulation of an innovative CMOS ternary 3 to 1 multiplexer and the design of ternary half adder using ternary 3 to 1 multiplexer [J] . Jahangir Mohd Ziauddin, Mounika J. Microelectronics journal . 2019,第AUGa期

机译：一种创新的CMOS三元3比1多路复用器的设计和仿真以及使用三元3比1多路复用器的三元半加法器的设计
2. Design and simulation of an innovative CMOS ternary 3 to 1 multiplexer and the design of ternary half adder using ternary 3 to 1 multiplexer [J] . Jahangir Mohd Ziauddin, Mounika J. Microelectronics journal . 2019,第Auga期

机译：使用三元3至1多路复用器设计和仿真创新的CMOS三元3至1多路复用器和三元半加法器的设计
3. DESIGN OF LOW POWER REDUCED WALLACE MULTIPLIER WITH COMPACT CARRY SELECT ADDER, HALF ADDER & FULL ADDER USING CMOS TECHNOLOGY [J] . P.RADHIKA, Dr.T.VIGNESWARAN Journal of Theoretical and Applied Information Technology . 2015,第2期

机译：采用CMOS技术的紧凑型随身加法器，半加法器和全加法器的低功耗减薄壁乘法器的设计
4. Transistor count optimization of conventional CMOS full adder on6; optimization of power and delay of new implementation of 18 transistor full adder by dual threshold node design with submicron channel length [C] . Panda S., Kumar N.M., Sarkar C.K. Computers and Devices for Communication, 2009. CODEC 2009 . 2009

机译：常规CMOS全加法器的晶体管数优化on6;亚阈值沟道长度的双阈值节点设计优化了新实现的18晶体管全加器的功率和延迟
5. Dynamic CMOS circuit power dissipation methodology in low power high bandwidth chip design. [D] . Jeong, Taikyeong. 2004

机译：低功耗高带宽芯片设计中的动态CMOS电路功耗方法。
6. Design considerations for a new high resolution Micro-AngiographicFluoroscope based on a CMOS sensor (MAF-CMOS) [O] . Brendan Loughran, S. N. Swetadri Vasan, Vivek Singh, -1

机译：设计新的高分辨率微血管造影的考虑基于CMOS传感器（MAF-CMOS）的荧光镜
7. Design a Low Power High Speed Full Adder Using AVL Technique Based on CMOS Nano-Technology [O] . Devendra Kumar 2013

机译：基于CMOS纳米技术的AVL技术设计低功耗高速加法器

Design and Power Dissipation Consideration of PFAL CMOS v/s Conventional CMOS based 2:1 Multiplexer and Full Adder

著录项

引文网络

相似文献

相关主题

期刊订阅