AMulet 2.0 for Verifying Multiplier Circuits

机译：Amulet 2.0用于验证乘法器电路

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Daniela Kaufmann; Armin Biere;
展开▼
作者单位

展开▼
年度 2021
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Stand by Leakage Power Reduction in Nanoscale Static CMOS VLSI Multiplier Circuits Using Self Adjustable Voltage Level Circuit [J] . Deeprose Subedi, Eugene John International Journal of VLSI Design & Communication Systems . 2012,第5期

机译：使用自调节电压电平电路的纳米级静态CMOS VLSI乘法器电路的待机泄漏功率降低
2. Ultra-Compact Imprecise 4:2 Compressor and Multiplier Circuits for Approximate Computing in Deep Nanoscale [J] . Salmanpour Ferdos, Moaiyeri Mohammad Hossein, Sabetzadeh Farnaz Circuits, systems and signal processing . 2021,第9期

机译：超紧凑的4：2压缩机和乘法电路，用于深纳近级近似计算
3. CNFET-based design of efficient ternary half adder and 1-trit multiplier circuits using dynamic logic [J] . Sardroudi Farzin Mahboob, Habibi Mehdi, Moaiyeri Mohammad Hossein Microelectronics journal . 2021,第Jula期

机译：基于CNFET的高效三元加法器设计，使用动态逻辑的高效三元加法器和1次乘法器电路
4. AMulet 2.0 for Verifying Multiplier Circuits [C] . Daniela Kaufmann, Armin Biere European joint conferences on theory and practice of software;International conference on tools and algorithms for the construction and analysis of systems . 2021

机译：Amulet 2.0用于验证乘法器电路
5. Formal Verification Methodology for Asynchronous Sleep Convention Logic Circuits Based on Equivalence Verification [D] . Hossain, Mousam 2019

机译：基于等效验证的异步睡眠会议逻辑电路的正式验证方法
6. Automated and Scalable Verification of Integer Multipliers [O] . Mertcan Temel, Anna Slobodova, Warren A. Hunt, -1

机译：Integer乘法器的自动化和可扩展验证
7. Studio ed applicazione delle tecniche di Real Number Modeling e Assertion Based Verification al progetto di circuiti mixed-signal. Study and application of Real Number Modeling and Assertion Based Verification techniques to mixed-signal circuit design [O] . Vallese Pietro 2014

机译：Studio应用了基于实数模型的验证和基于断言的混合信号验证。基于实数建模与断言的验证技术在混合信号电路设计中的研究与应用
8. CTEF 2.0 - Assessment and Improvement of Command Team Effectiveness: Verification of Model and Instrument (CTEF 2.0 - Diagnostic et Amelioration de l'Efficacite d'un Team de Commandement: Verification du Modele et de l'Instrument) [R] . Essens, P., Vogelaar, A., Mylle, J., 2010

机译：CTEF 2.0-评估和改进指挥小组的有效性：模型和仪器的验证（CTEF 2.0-Diagnostic et amelioration de l'Efficcati d'un Team de Commandement：Verification du modele et l'Instrument）

AMulet 2.0 for Verifying Multiplier Circuits

著录项

引文网络

相似文献

相关主题

期刊订阅