退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:用于测试每时钟BIST方案的低成本测试图案发生器
Shaochong Lei; Zhen Wang; Zeye Liu; Feng Liang;
机译:用于按时钟测试BIST方案的低成本测试模式生成器
机译:具有半确定性测试模式和零混淆压实器的按时钟测试逻辑BIST
机译:分层BIST:低开销的按时钟测试BIST
机译:SR-TPG:低转换测试码型发生器,用于按时钟测试和按扫描测试BIST
机译:MADBIST:一种内置的混合模拟数字集成电路自检方案。
机译:具有无损测试输出压缩方案的低成本并发TSV测试架构
机译:一种基于BIST方法的混合低成本PLL测试方案
机译:用于用测试数据测试BIST集成电路的测试模式生成器电路,其中所述电路包含一个地址交换器电路,该电路可以交换低地址值线和高地址值线
机译:实时自适应混合BiST解决方案,用于模数转换器的低成本和低资源生产测试
机译:用于模数转换器的低成本,低资源量生产测试的实时自适应混合BiST解决方案
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。