Hardware Accelerator for Stream Cipher Spritz

机译：用于溪流密码Spritz的硬件加速器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Debjyoti Bhattacharjee; Anupam Chattopadhyay;
展开▼
作者单位

展开▼
年度 2016
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Designing integrated accelerator for stream ciphers with structural similarities [J] . Sourav Sen Gupta, Anupam Chattopadhyay, Ayesha Khalid Cryptography and Communications . 2013,第1期

机译：为结构相似的流密码设计集成加速器
2. FPGA Hardware Co‑Simulation of Image Encryption Using Stream Cipher Based on Chaotic Maps [J] . Fadhil Sahib Hasan, Maryam Amer Saffo Sensing and imaging . 2020,第1期

机译：基于混沌映射的流密码，FPGA硬件共模拟图像加密
3. A new-one-time-pad stream cipher: new design, hardware implementation and its application in security of UAVs [J] . Mohamed Nabil, Ashraf A.M. Khalaf, Sara M. Hassan International journal of wireless and mobile computing . 2020,第4期

机译：一个新的一次性垫流密码：新的设计，硬件实现及其在无人机的安全性中的应用
4. Hardware Accelerator for Stream Cipher Spritz [C] . Debjyoti Bhattacharjee, Anupam Chattopadhyay International Joint Conference on e-Business and Telecommunications . 2016

机译：用于溪流密码Spritz的硬件加速器
5. Analysis and Hardware Implementation of Synchronization Methods for Stream Ciphers. [D] . Huang, Yaping. 2010

机译：流密码同步方法的分析和硬件实现。
6. Boosting Throughput and Efficiency of Hardware Spiking Neural Accelerators Using Time Compression Supporting Multiple Spike Codes [O] . Changqing Xu, Wenrui Zhang, Yu Liu, 2020

机译：使用时间压缩支撑多穗码的硬件尖峰神经加速器的吞吐量和效率
7. From Tensor Algebra to Hardware Accelerators: Generating Streaming Architectures for Solving Partial Differential Equations [O] . Francis P. Russell, James Stanley Targett, Wayne Luk 2018

机译：从Tensor代数到硬件加速器：为求解部分微分方程的流架构

Hardware Accelerator for Stream Cipher Spritz

著录项

引文网络

相似文献

相关主题

期刊订阅