首页> 外文OA文献 >Efficient Hardware Architecture for EBCOT in JPEG 2000 Using a Feedback Loop from the Rate Controller to the Bit-Plane Coder

【2h】

Efficient Hardware Architecture for EBCOT in JPEG 2000 Using a Feedback Loop from the Rate Controller to the Bit-Plane Coder

机译：JPEG 2000中的高效硬件架构使用从速率控制器到位平面编码器的反馈环路

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Grzegorz Pastuszak;
展开▼
作者单位

展开▼
年度 2005
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. An efficient hardware implementation of parallel EBCOT algorithm for JPEG 2000 [J] . Saidani Taoufik, Atri Mohamed, Khriji Lazhar, Journal of Real-Time Image Processing . 2016,第1期

机译：JPEG 2000的并行EBCOT算法的高效硬件实现
2. High Efficiency EBCOT with Parallel Coding Architecture for JPEG2000 [J] . Jen-Shiun Chiang, Chun-Hau Chang, Chang-Yo Hsieh, EURASIP journal on applied signal processing . 2006,第13期

机译：JPEG2000具有并行编码架构的高效EBCOT
3. A HIGH-PERFORMANCE VLSI ARCHITECTURE OF EBCOT BLOCK CODING IN JPEG2000 [J] . Liu Kai, Wu Chengke, Li Yunsong Journal of Electronics (CHINA) . 2006,第1期

机译：JPEG2000中EBCOT块编码的高性能VLSI体系结构
4. Efficient Hardware Architecture for EBCOT in JPEG 2000 Using a Feedback Loop from the Rate Controller to the Bit-Plane Coder [C] . Grzegorz Pastuszak International Conference on Image Analysis and Processing(ICIAP 2005); 20050906-08; Cagliari(IT) . 2005

机译：使用从速率控制器到位平面编码器的反馈回路，JPEG 2000中的EBCOT的高效硬件体系结构
5. Hardware & software codesign of a JPEG2000 watermarking encoder. [D] . Mendoza, Jose Antonio. 2008

机译：JPEG2000水印编码器的硬件和软件代码。
6. JPEG2000 Still Image Coding Quality [O] . Tzong-Jer Chen, Sheng-Chieh Lin, You-Chen Lin, 2013

机译：JPEG2000静止图像编码质量
7. A Hardware Accelerator IP for EBCOT Tier-1 Coding in JPEG2000 Standard [O] . Tien-wei Hsieh, Youn-long Lin 2012

机译：JPEG2000标准中用于EBCOT Tier-1编码的硬件加速器IP

Efficient Hardware Architecture for EBCOT in JPEG 2000 Using a Feedback Loop from the Rate Controller to the Bit-Plane Coder

著录项

引文网络

相似文献

相关主题

期刊订阅