Integrated Circuit Chip Testing Engineering Design Projects K 12

机译：集成电路芯片测试工程设计项目K 12

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Ph.D P.E. Bill Monaghan;
展开▼
作者单位

展开▼
年度 -1
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Testarea cipurilor cu circuite integrate la nivelul plachetei ?i testarea ?n timpul arderiiBoard Testing of Integrated Circuit Chips and Burn-in TestingFull text in Romanian [J] . Titu-Marius I. B?JENESCU Electrotehnica, Electronica, Automatica . 2017,第2期

机译：电路板上带有集成电路的芯片测试以及燃烧期间的测试集成电路芯片的主板测试和老化测试罗马尼亚语全文
2. A test chip design for detecting thin-film cracking in integrated circuits [J] . Gee S.A., Johnson M.R. IEEE transactions on components, packaging, and manufacturing technology. Part B, Advanced packaging . 1995,第3期

机译：用于检测集成电路中薄膜裂纹的测试芯片设计
3. Optimisation of test architecture in three-dimensional stacked integrated circuits for partial stack/complete stack using hard system-on-chips [J] . Roy Surajit Kumar, Giri Chandan, Rahaman Hafizur Computers & Digital Techniques, IET . 2015,第5期

机译：使用硬片上系统优化部分堆叠/完整堆叠的三维堆叠集成电路中的测试架构
4. A multitechnology test chip for university integrated circuit fabrication projects [C] . Fuller, L.F., Pearson, . 1989

机译：用于大学集成电路制造项目的多技术测试芯片
5. Reducing test data volume for system-on-chip integrated circuits using test data compression and built-in self-test. [D] . Li, Lei. 2004

机译：使用测试数据压缩和内置的自检功能来减少片上系统集成电路的测试数据量。
6. Methodology to Improve Design of Accelerated Life Tests in Civil Engineering Projects [O] . Jing Lin, Yongbo Yuan, Jilai Zhou, -1

机译：改进土木工程项目加速寿命试验设计的方法论
7. Test Chip Design for Process Variation Characterization in 3D Integrated Circuits [O] . OSullivan Conor 2013

机译：用于3D集成电路中工艺变化特性的测试芯片设计

Integrated Circuit Chip Testing Engineering Design Projects K 12

著录项

引文网络

相似文献

相关主题

期刊订阅