首页> 外文OA文献 >Highly Productive Process Technologies of Cantilever type Microprobe Arrays for Wafer Level Chip Testing

【2h】

Highly Productive Process Technologies of Cantilever type Microprobe Arrays for Wafer Level Chip Testing

机译：晶圆级芯片测试的悬臂式微探针阵列的高效生产技术

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Woo-Chang Choi; Jae-Hwan Lim; Jee-Youl Ryu;
展开▼
作者单位

展开▼
年度 2013
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Highly Productive Process Technologies of Cantilever-type Microprobe Arrays for Wafer Level Chip Testing [J] . Lim Jae-Hwan, Ryu Jee-Youl, Choi Woo-Chang Transactions on Electrical and Electronic Materials . 2013,第2期

机译：晶圆级芯片测试的悬臂式微探针阵列的高效生产技术
2. Wafer-level and highly controllable fabricated silicon nanowire transistor arrays on （111） silicon-on-insulator （SOl） wafers for highly sensitive detection in liquid and gaseous environments [J] . Xun Yang12, Anran Gao1, Yuelin Wang1, 纳米研究：英文版 . 2018,第003期

机译：在（111）绝缘体上硅（SOl）晶片上的晶片级且高度可控的人造硅纳米线晶体管阵列，用于在液体和气体环境中进行高度灵敏的检测
3. Wafer-level and highly controllable fabricated silicon nanowire transistor arrays on (111) silicon-on-insulator (SOI) wafers for highly sensitive detection in liquid and gaseous environments [J] . Xun Yang, Anran Gao, Yuelin Wang, 纳米研究（英文版） . 2018,第003期

机译：在（111）绝缘体上硅（SOI）晶片上的晶片级且高度可控制的硅纳米线晶体管阵列，用于在液态和气态环境中进行高度灵敏的检测
4. Cost effective, mass productive Wafer-Level Chip Size Package (WLCSP) technology applied to Ku-band frequency converters [C] . Fujita S., Imagawa M., Satoh T., 2010 Asia-Pacific Microwave Conference Proceedings . 2010

机译：适用于Ku频段变频器的具有成本效益的，批量生产的晶圆级芯片尺寸封装（WLCSP）技术
5. Probe modules for wafer -level testing of gigascale chips with electrical and optical I /O interconnects. [D] . Thacker, Hiren Dilipkumar. 2006

机译：探针模块，用于通过电气和光学I / O互连对千兆级芯片进行晶圆级测试。
6. Effect of Wafer Level Underfill on the Microbump Reliability of Ultrathin-Chip Stacking Type 3D-IC Assembly during Thermal Cycling Tests [O] . Chang-Chun Lee 2017

机译：晶圆级底部填充对热循环测试过程中超薄芯片堆叠式3D-IC组件微凸点可靠性的影响
7. Development of Resin Strress Buffer Layer Type Wafer Level Chip Size Package with High Reliability for Board Level Test [O] . Nobuaki HASHIMOTO, Shuichi TANAKA, Shunpei OGAYA, 2008

机译：开发树脂应力缓冲层型晶片型芯片尺寸封装，具有高可靠性的板级测试

Highly Productive Process Technologies of Cantilever type Microprobe Arrays for Wafer Level Chip Testing

著录项

引文网络

相似文献

相关主题

期刊订阅