Static Test Compaction for VLSI Tests An Evolutionary Approach

机译：用于VLSI测试的静态测试压缩是一种进化方法

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
LOGOFATU, D.;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Static Test Compaction for VLSI Tests An Evolutionary Approach [J] . LOGOFATU D.. Advances in Electrical and Computer Engineering . 2008,第2期

机译：用于VLSI测试的静态测试压缩是一种进化方法
2. Parity Bit Signature in Response Data Compaction and Built-In Self-Testing of VLSI Circuits With Nonexhaustive Test Sets [J] . Sunil R. Das, Made Sudarma, Mansour H. Assaf, IEEE Transactions on Instrumentation and Measurement . 2003,第5期

机译：具有非详尽测试集的VLSI电路的响应数据压缩和内置自测试中的奇偶校验位签名
3. Static and fatigue fracture mechanics properties of self-compacting concrete using three-point bending tests and wedge-splitting tests [J] . Sara Korte, Veerle Boel, Wouter De Corte, Construction and Building Materials . 2014,第apra期

机译：使用三点弯曲试验和楔形劈裂试验的自密实混凝土静疲劳断裂力学性能
4. An evolutionary approach for test program compaction [C] . Cantoro R., Gaudesi M., Sanchez E., Latin-American Test Symposium . 2015

机译：测试程序压缩的进化方法
5. A new ATPG algorithm to generate compact test sets which detect static and dynamic defects in VLSI circuits. [D] . Lee, Sooryong. 2003

机译：一种新的ATPG算法，可生成紧凑的测试集，以检测VLSI电路中的静态和动态缺陷。
6. Emulated muscle spindle and spiking afferents validates VLSI neuromorphic hardware as a testbed for sensorimotor function and disease [O] . Chuanxin M. Niu, Sirish K. Nandyala, Terence D. Sanger 2014

机译：模拟的肌肉纺锤体和刺突传入验证了VLSI神经形态硬件是否可作为感觉运动功能和疾病的试验台
7. Static Test Compaction for VLSI Tests An Evolutionary Approach [O] . LOGOFATU, D. 2008

机译：用于VLsI的静态测试压缩测试是一种进化方法
8. Lsi/Vlsi Design for Testability Analysis and General Approach [R] . Lam, A. Y. 1982

机译：Lsi / Vlsi可测性分析和一般方法设计

Static Test Compaction for VLSI Tests An Evolutionary Approach

著录项

引文网络

相似文献

相关主题

期刊订阅