首页> 外文OA文献 >Self Reconfiguration of Clock Networks on FPGA: Methodology for partial reconfiguration of synchronous modules at run-time

【2h】

Self Reconfiguration of Clock Networks on FPGA: Methodology for partial reconfiguration of synchronous modules at run-time

机译：FPGA上时钟网络的自我重配置：运行时对同步模块进行部分重配置的方法

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Hansen Sindre;
展开▼
作者单位

展开▼
年度 2011
总页数
原文格式 PDF
正文语种 eng
中图分类

相似文献

外文文献
中文文献
专利

1. Support for partial run-time reconfiguration of platform FPGAs [J] . Silva ML, Ferreira JC Journal of systems architecture . 2006,第12期

机译：支持平台FPGA的部分运行时重新配置
2. Using Simulated Partial Dynamic Run-Time Reconfiguration to Share Embedded FPGA Compute and Power Resources across a Swarm of Unpiloted Airborne Vehicles [J] . David Kearney, Mark Jasiunas EURASIP journal on embedded systems . 2007,第1期

机译：使用模拟的部分动态运行时重新配置在众多无人驾驶飞行器上共享嵌入式FPGA计算和电源
3. A Methodology to Emulate Single Event Upsets in Flip-Flops Using FPGAs through Partial Reconfiguration and Instrumentation [J] . Serrano Felipe, Clemente Juan Antonio, Mecha Hortensia Nuclear Science, IEEE Transactions on . 2015,第4期

机译：通过部分重新配置和检测，使用FPGA模拟触发器中单事件扰动的方法
4. Impact of run-time reconfiguration on design and speed - A case study based on a grid of run-time reconfigurable modules inside a FPGA [C] . Strunk J., Volkmer T., Stephan K., IEEE International Symposium on Parallel Distributed Processing;IPDPS 2009 . 2009

机译：运行时重新配置对设计和速度的影响-基于FPGA内部运行时可重新配置模块网格的案例研究
5. A novel partial reconfiguration methodology for FPGAs of multichip systems. [D] . Galindo, Juan Manuel. 2008

机译：一种用于多芯片系统FPGA的新颖的部分重配置方法。
6. Transcranial Magnetic Stimulation to the Middle Frontal Gyrus During Attention Modes Induced Dynamic Module Reconfiguration in Brain Networks [O] . Penghui Song, Hua Lin, Chunyan Liu, 2019

机译：在注意模式期间经颅磁刺激中额回的诱导脑网络中的动态模块重新配置。
7. Density Enhancement of a Neural Network Using FPGAs and Run-Time Reconfiguration [O] . James Eldredge, Brad L. Hutchings 1994

机译：使用FpGa和运行时重新配置增强神经网络的密度

Self Reconfiguration of Clock Networks on FPGA: Methodology for partial reconfiguration of synchronous modules at run-time

著录项

引文网络

相似文献

相关主题

期刊订阅