机译:利用FPGA的异构计算:一种将专用硬件加速器集成到通用计算平台中的灵活新方法
机译:Multi-DataFlow Composer工具:用于优化的粗粒可重新配置硬件加速器和平台设计的开源工具套件
机译:针对嵌入式平台上的数据挖掘应用程序的优化硬件加速器:案例研究主成分分析
机译:用于使用Xilinx SoC的空间图像处理加速器的支持平台的多功能硬件架构
机译:用于FPGA平台的可扩展硬件加速器设计
机译:使用时间压缩支撑多穗码的硬件尖峰神经加速器的吞吐量和效率
机译:在具有多个硬件加速器的平台上解决密集线性系统
机译:飞行器技术集成计划(aVTIp)交付订单0015:开环控制平台(OCp)软件启用控制(sEC)硬件环路仿真 - OCp硬件集成