首页> 外文OA文献 >CMOS Leakage and Power Reduction in Transistors and Circuits: Process and Layout Considerations

【2h】

CMOS Leakage and Power Reduction in Transistors and Circuits: Process and Layout Considerations

机译：晶体管和电路中的CmOs泄漏和功率降低：工艺和布局考虑因素

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Eitan N. Shauly;
展开▼
作者单位

展开▼
年度 2012
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. CMOS Leakage and Power Reduction in Transistors and Circuits: Process and Layout Considerations [J] . Eitan N. Shauly Journal of Low Power Electronics and Applications . 2012,第1期

机译：晶体管和电路中的CMOS泄漏和功耗降低：工艺和布局注意事项
2. Design of Low Power CMOS Circuits using Leakage Control Transistor and Multi-Threshold CMOS Techniques [J] . K. Ramana Rao, U. Supriya International Journal of Computer Technology and Applications . 2012,第04期

机译：利用泄漏控制晶体管和多阈值CMOS技术设计低功耗CMOS电路
3. Row-Based Power-Gating: A Novel Sleep Transistor Insertion Methodology for Leakage Power Optimization in Nanometer CMOS Circuits [J] . Sathanur A.Benini L.Macii A.Macii E.Poncino M. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on . 2011,第3期

机译：基于行的功率门控：一种用于纳米CMOS电路中泄漏功率优化的新型睡眠晶体管插入方法
4. An Investigation for Leakage Reduction of Dual Transmission Gate Adiabatic Logic Circuits with Power-Gating Schemes in Scaled CMOS Processes [C] . Li Su, Weiqiang Zhang, Lifang Ye, Innovative Computing Communication, 2010 International Conference on and Information Technology Ocean Engineering, 2010 . 2010

机译：利用缩放比例CMOS工艺中的电源门控方案降低双传输门绝热逻辑电路泄漏的研究
5. Methodology for Standby Leakage Power Reduction in Nanometer-Scale CMOS Circuits. [D] . Chun, Jae Woong. 2012

机译：纳米级CMOS电路中降低待机泄漏功率的方法。
6. Stable Logic Operation of Fiber-Based Single-Walled Carbon Nanotube Transistor Circuits Toward Thread-Like CMOS Circuitry [O] . Jae Sang Heo, Kyung-Tae Kim, Seok-Gyu Ban, 2018

机译：基于光纤的单壁碳纳米管晶体管电路对类似CMOS电路的稳定逻辑操作
7. CMOS Leakage and Power Reduction in Transistors and Circuits: Process and Layout Considerations [O] . Eitan N. Shauly 2012

机译：晶体管和电路中的CmOs泄漏和功率降低：工艺和布局考虑因素

CMOS Leakage and Power Reduction in Transistors and Circuits: Process and Layout Considerations

著录项

引文网络

相似文献

相关主题

期刊订阅