CMOS; Network synthesis; Transistors; Demultiplexing; Costs; Delay circuits; Verylarge scale integration;
机译:精确的解析BiCMOS延迟表达式及其在优化高速BiCMOS电路中的应用
机译:利用分析模型的信号延迟,芯片面积和动态功耗优化高速CMOS逻辑电路
机译:使用流水线模板的异步电路的准延迟不敏感的减少堆栈预充电半缓冲区高速加法器
机译:用CMOS三元逻辑实现对延迟不敏感的异步电路的实现
机译:CMOS中高性能MMWAVE电路和低功耗低抖动高速接口电路
机译:随机纳米氮化钛晶粒引起的动态功率延迟的特性波动以及全能门纳米线CMOS器件和电路的纵横比效应
机译:准延迟不敏感电路的生产规则验证
机译:电路对晶体管和电线的延迟不敏感