Binary codes; Computerized simulation; Convolution integrals; Decoders; Computer programs; Error correcting codes; Hardware; Signal encoding; Tables (Data); Netherlands;
机译:约束长度7和比特率1/2的卷积编码器和维特比解码器的实现
机译:用于软判决维特比解码的新短约束长度速率(n-1)/ n删余卷积码
机译:二进制速率(n_1)/ n卷积码的双向综合解码
机译:二进制卷积码的软综合症解码
机译:全并行,多芯片,长约束长度的光电维特比解码器:设计,建模和分析。
机译:用于尾纹卷积码的加权维特比解码器的深组合
机译:一类二进制速率的一半卷积码,允许改进的堆栈解码器