Sequential circuits ; Fault tree analysis ; Integrated circuits ; Logic circuits;
机译:CMOS同步时序电路中桥接故障的分析和测试
机译:双卡住故障:同步时序电路的延迟故障模型
机译:减少同步时序电路中串扰故障的目标故障列表的方法
机译:基于布尔差分技术的同步时序电路多故障分析
机译:测试同步数字电路中的路径延迟故障。
机译:跨多个认知域的默认模式和任务阳性网络中与年龄相关的差异的多元分析
机译:布尔差分技术分析同步顺序电路中的多个故障