COMPUTER PROGRAMS; MAXIMUM LIKELIHOOD ESTIMATES; SIGNAL TO NOISE RATIOS; TELEMETRY; VERY LARGE SCALE INTEGRATION; VITERBI DECODERS; ARCHITECTURE (COMPUTERS); CONCATENATED CODES; DEEP SPACE NETWORK;
机译:约束长度7和比特率1/2的卷积编码器和维特比解码器的实现
机译:具有约束长度11的Viterbi解码器在FPGA中的实现
机译:MLSE和维特比解码器的联合解调器,具有自适应约束长度(ACL-UDMV)
机译:使用SOPC的卷积编码器和维特比解码器用于可变约束长度
机译:全并行,多芯片,长约束长度的光电维特比解码器:设计,建模和分析。
机译:用于尾纹卷积码的加权维特比解码器的深组合
机译:约束长度为9的低功耗Viterbi译码器的设计与仿真