Analog-to-Digital Converters; Superconducting Super Collider; CAMAC System; Computer Architecture; Design; Performance Testing; EDB/430303;
机译:闪存ADC在100 MHz范围内的性能。一,试验台及初步结果
机译:闪存ADC在100 MHz范围内的性能。二。 8位设备的结果
机译:使用闪存参考混洗的带宽高达100 MHz的可重构
机译:闪存ADC在100 MHz范围内的性能。二。 8位设备的结果
机译:一个400 MHz SigmaDelta ADC,如果数字化在100 MHz左右进行带通补偿,则带通延迟补偿。
机译:具有2.4Ghz时钟速率的100Mhz带宽80dB动态范围连续时间Δ-Σ调制器
机译:具有100 mHz闪光aDC的数字多通道光谱系统 GENIUs-TF和GENIUs项目的模块
机译:闪存aDC在100 mHz范围内的性能:I。测试台和初步结果