Digital communications; Signal to noise ratio; Secure communications; Antijamming; Interception; Synchronization(Electronics); Correlation techniques; Delay lines; Signal processing; Theses;
机译:低功耗状态且同时降低开关噪声的快速锁定延迟锁定环的高性能计算
机译:具有低功耗状态和同时降低开关噪声的快速锁定延迟锁定环的高性能计算科学出版物
机译:具有低功耗状态和同时降低开关噪声的快速锁定延迟锁定环的高性能计算科学出版物
机译:一个1.6V 3.3Gb / s GDDR3 DRAM,具有双模式锁相环和延迟锁相环,采用功耗噪声管理,并在54nm CMOS中提供不受调节的电源
机译:低功耗低噪声CMOS锁相环的分析和设计。
机译:具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
机译:当噪声功率超过信号功率时,测得的延迟锁定跟踪环路的性能。