首页> 美国政府科技报告 >Multiprocessor Network Suitable for Single-Chip VLSI(Very Large Scale Integration) Implementation

【24h】

Multiprocessor Network Suitable for Single-Chip VLSI(Very Large Scale Integration) Implementation

机译：适用于单芯片VLsI（超大规模集成）实现的多处理器网络

获取原文

页面导航

摘要
著录项
相似文献
相关主题

摘要

No abstract available.

著录项

作者
Samatham, M. R.; Pradhan, D. K.;
展开▼
作者单位

展开▼
年度 1984
页码 p.1-12
总页数 12
原文格式 PDF
正文语种 eng
中图分类工业技术;
关键词
Computer architecture; Multiprocessors; Networks; Computations; Chips(Electronics); Installation; Algorithms; Reprints;

机译：计算机体系结构;多处理器;网络;计算;芯片（电子）;安装;算法;重印;

相似文献

外文文献
中文文献
专利

1. Highly efficient very-large-scale integration (VLSI) implementation of probabilistic neural network image interpolator [J] . Ching-Han Chen, Chia-Ming Kuo, Sheng-Hsien Hsieh, Journal of vibration and control: JVC . 2014,第2期

机译：概率神经网络图像插值器的高效超大规模集成（VLSI）实现
2. Digital very-large-scale integration (VLSI) Hopfield neural network implementation on field programmable gate arrays (FPGA) for solving constraint satisfaction problems [J] . A. Srinivasulu Journal of Engineering and Technology Research . 2012,第1期

机译：解决约束满足问题的数字超大规模集成（VLSI）Hopfield神经网络在现场可编程门阵列（FPGA）上的实现
3. Very large scale integration (VLSI) implementation of low-complexity variable block size motion estimation for H.264/AVC coding [J] . Hsia S.-C., Hong P.-Y. Circuits, Devices & Systems, IET . 2010,第5期

机译：用于H.264 / AVC编码的低复杂度可变块大小运动估计的超大规模集成（VLSI）实现
4. A multiprocessor network suitable for single-chip VLSI implementation [C] . M. R. Samatham, D. K. Pradhan Proceedings of the 11th annual international symposium on Computer architecture . 1984

机译：适用于单芯片VLSI实现的多处理器网络
5. Evaluating the scalability of SDF single-chip multiprocessor architecture using automatically parallelizing code. [D] . Zhang, Yuhua. 2004

机译：使用自动并行化代码评估SDF单芯片多处理器体系结构的可伸缩性。
6. VLSI Implementation of a High-Performance Nonlinear Image Scaling Algorithm [O] . Osamah Ibrahim Khalaf, Carlos Andrés Tavera Romero, A. Azhagu Jaisudhan Pazhani, 2021

机译：VLSI实现高性能非线性图像缩放算法
7. Very large scale integrated circuit (VLSI) of a neurohardware processor implementing the kohonen neural network algorithm [O] . Rajah Avinash 2005

机译：实现kohonen神经网络算法的神经硬件处理器的超大规模集成电路（VLSI）
8. Analog Very Large Scale Integration (VLSI) Implementations of Artificial NeuralNetworks [R] . Hinman, M. L. 1992

机译：人工神经网络的模拟超大规模集成（VLsI）实现

Multiprocessor Network Suitable for Single-Chip VLSI(Very Large Scale Integration) Implementation

摘要

著录项

相似文献

相关主题

期刊订阅