机译:0.13-m CMOS上的692nW高级加密标准(AES)
机译:基于Ag / GeS x sub> i> / Pt的互补电阻开关,用于混合CMOS /纳米电子逻辑和存储器架构
机译:基于Ag / GeS x sub> i> / Pt的互补电阻开关,用于混合CMOS /纳米电子逻辑和存储器架构
机译:使用混合方法的高级加密标准(AES)安全性增强
机译:物联网(IoT)片上系统(SoC)的高性能高级加密标准(AES)加密片上总线体系结构。
机译:基于Ag / GeSx / Pt的互补电阻开关用于混合CMOS /纳米电子逻辑和存储器架构
机译:基于Ag / GeSx / Pt的互补电阻开关,用于混合CMOS /纳米电子逻辑和存储器架构