浮動小数点ユークリッドノルム計算回路

摘要

三つの浮動小数点数で与えられる3次元ベクトルのユークリッドノルムを計算する回路の設計と評価について述べる.以前提案したハードウェアアルゴl)ズムの改良を行い,それに基づく回路を設計する.回路の入出力はIEEE754浮動小数点横準の基本フォ-マットとする.回路は,前処理回路,仮数部計算回路，正規化回路で構成する.仮数部計算回路については3種類の構成を示す.けた合せ処理を仮数部計算と統合することにより,回路全体のハ-ドゥェア量を削減する手法を提案する.回路の評価の結果，提案した手法により,回路全体の面積を約20削減することができた.平方算3回，加算2回，開平算1回に相当するユークリッドノルム計算を行う回路が,開平掛こ比べ,約1.5倍の遅延,約2倍の而積,約2倍の計算時間で実現できることが明らかになった.