クラスタリング・ラベリングシステムのアナログLSIによる構成

摘要

音声や画像の認識において，クラスタリングとラベリングは基本的な処理である．本論文ではクラスタリング・ラベリングシステムのアナログ回路の設計とそのシミュレーションによる性能評価の結果を示す．並列処理のディジタルLSIを設計した場合基本演算モジュールの数が膨大となり，チップ面積を大きくする一因となっている．そこで，MOSの基本特性を用いた類似度回路と行列演算の符号を出力するCマトリクス回路を導入した，クラスタリング・ラベリング回路の構成を提案する．この回路を用いて統計解析を含む回路シミュレーションを行い，簡単な音声の特徴クラスタを行うことができることを確かめた．提案するアナログ回路はきわめてシンプルな構成をしており，8bitディジタルで設計した場合に比べると約1/36の面積の削減が見込まれる．