インターリーブを考慮したReconfigurable Adaptive FEC

摘要

本稿ではインターリーブを考慮したReconfigurable Adaptive FECを提案する．誤り訂正処理回路のハードウェア構成を訂正能力について動的に最適化することにより，ハードウェアで考慮できるインターリーブの深さを訂正能力ごとに与えることができる。 これにより従来のASIC等で実現する固定的なハードウェアに比べで，よりバースト誤りに強い符号を生成することが可能となる．誤り訂正処理における復号器の最適化とインターリーブを考慮したハードウェア構成を提案し，本ハードウェアによる有効性を計算機シミュレーションにより評価する．