ヘテロジニアスなマルチコアプロセッサ向けI/O制御機構の設計と実装

摘要

組込みシステム向けマルチコアアーキテクチャでは，アプリケーションに合わせて大きさや機能及び速度の異なるプロセッサ，メモリ，及び各種I/Oを接続したヘテロジニアスな構成が有効である．とりわけ，組込みシステムの特色でもある各種I/O処理を低遅延かつ高スループットで実現できるマルチコアプロセッサ向けI/O制御機構の実現が望まれる．そこで本研究ではマルチコアプロセッサにおいてI/O処理専用のコアを持つヘテロジニアスなマルチコアプロセッサを想定し，そのコアにI/O制御機構を設計，実装することで効率的なI/O処理を実現する．設計したI/O制御機構はハードウェアによるI/Oリクエストの管理とI/Oデバイスとの通信を可能とし，ソフトウェアでのI/O制御をした場合と比べ，低遅延かつ高スループットなI/O操作を実現した．