首页> 外文期刊>電子情報通信学会技術研究報告. 回路とシステム. Circuits and Systems >SATソルバを使用したロケーティングアレイの生成手法について
【24h】

SATソルバを使用したロケーティングアレイの生成手法について

机译:SATソルバを使用したロケーティングアレイの生成手法について

获取原文
获取原文并翻译 | 示例
       

摘要

本論文では,ソフトウェアテストの1つ,組み合わせテストについて議論する.具体的には,組み合わせテストで使用するテストケース集合の1つ,ロケーティングアレイに焦点を当てる.ロケーティングアレイは,与えられたパラメータ値の組み合わせをすべて網羅しているだけでなく,実行結果から不具合の原因となる組み合わせを特定することができる.ロケーティングアレイの生成手法に関する研究はまだ少なく,また,多くの場合について構成に必要な最小のテストケース数がわかっていない.そこで,SATソルバを使用したロケーティングアレイの生成手法を提案する.また,実際にロケーティングアレイを求め,得られた最小のテストケース数についても報告する.

著录项

获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号