64QAMを使用したFWAシステムに適用する簡略型ビタビ等化器の提案

摘要

本稿では，64QAMを採用した高シンボルレートなFWAシステムに適用する簡略型ビタビ等化器を提案する。 提案技術においては，一定の希望波対遅延波電力比（D／U）が確保されていることによって，ビタビ等化におけるパスの分岐が起こりにくくなり，サバイバルパスの削減が可能となることにより，演算量削減を図った。また，希望波レプリカ生成において，段階的に候補の数を削減し，さらに，尤度が最大となる送信信号の候補に隣接した候補に関して追加でレプリカを生成する手法によって，特性改善を図った。D／Uをパラメータとして計算機シミェレーションを行い，BER特性の劣化なく，QPSKに対するビタビ等化器の1.5倍程度まで演算量を削減できることを明らかにし，十分に実現可能な見通しを得た。