静電気試験法による放電電流のFDTDシミュレーション

摘要

静電気放電（Electrostatic Discharge：ESD）に伴う電磁雑音は，ハイテク機器に重大な電磁障害を引き起こすとされる．このような背景から，国際電気標準会議（IEC）の静電気放電イミュニティ試験要求IEC6100o-40-2は，製品の開発時に欠くことのできない試験項目となっている．一方，ESD対策は，元来，設計段階から対処すべき問題であり，その機構解明や対策ルールの抽出に際しては，ESD試験器（放電ガン）に対する計算機シミュレーション技術の確立が期待されている．本論文では，放電ガンの計算機シミュレーションモデルの確立を目的として，接触放電の時間領域有限差分（FDTD）モデリング法を提案した．提案モデリング法の妥当性は，50Ω系のSMAコネクタに対して放電ガンの接触放電で注入される電流波形をシミュレートし，実測波形と比較することで検証できた．更にグラウンド板上に構成した伝送線路の一端へ放電ガンの接触放電で線路を介して他端に誘導される電圧波形をシミュレートし，実験結果と比較した結果，シミュレーション波形は実測波形とおおむね一致し，提案FDTDモデリング法の有効性が確認できた．