ビアスイッチ向けプログラマブルロジック0-1-A-A{top}- LUTの電力効率について

摘要

本稿では，ビアスイッチと呼ばれるナノデバイスを用いたプログラマブルロジックである0-1-A-{top}- LUTに対して性能と電力のトレードオフを考慮したトランジスタサイズの最適化を行った上で，同様に最適化した0-1 LUTに比べ，面積のみならず，遅延時間や動的消費電力においても優れていることを定量的に示す．0-1-A-{top}- LUT はFPGAのロジックブロックで広く使われているLook-up table（LUT）と同等の機能を持つプログラマブルロジックであり，ビアスイッチのON抵抗が小さいことを活かして従来の0-1 LUTを改良したものである．0-1 LUTと比較して，ビアスイッチの個数を変えることなく，マルチプレクサ（MUX）の個数が半分になり段数も1段減ることなどから，回路面積や遅延時間の低減を達成するものとして提案された．回路面積が低減することから，消費電力の削減も期待されるが，定量的な評価は行われていなかった．本稿では，予備実験としてLUT内の消費電力内訳を求め支配的である部分を明らかにし，それを踏まえて消費電力の大きい部分からトランジスタのサイジングを行ったところ，0-1-A-{top}- LUTの動的消費電力を7.6，遅延時間を0.6低減できた．同様にトランジスタのサイジングを行った0-1 LUTとの比較では，0-1-A-{top}- LUTの方が動的消費電力が18.7，遅延時間も10.0優れていた．