バッファ挿入を考慮した並列プレフィックス加算器の最適化設計

摘要

並列プレフィックス加算器は、先見桁上げの概念を一般化した手法により桁上げ伝搬を高速化するものであり、システム全体の品質に影響を与える重要な構成要素である。本稿では、並列プレフィックス加算器において、ゲート出力へのバッファ揷入によるファンアウト数の部分的な制御を考慮して、バッファ挿入位置の最適化とプレフィックスツリー構造の最適化を行うことで、遅延量を最小化する方法を提案する。