ソース·コンパイラを用いた配線混雑改善の高位設計フロー

摘要

高位合成を用いる場合、最適化されたRTLを得るには入力コードの最適化が必要である。Cプログラム作成時に配線混雑を考慮するには物理情報が不足しているため配線混雑を考慮した高位合成入力モデル作成は困難である。従来手法では高位合成出力RTLを物理論理合成により配線混雑箇所を検出し、その情報から高位合成入力モデルを修正することにより改善している。RTLから検出と高位合成入力モデル修正の作業のイタレーションが発生する。本稿ではソース·コンパイラを用いて高位合成入力モデル上で配線混雑部の検出を行い、コード最適化を行う高位設計フローを提案する。