高位合成によるアクセラレータ設計を対象としたサイクル数削減およびバッファサイズ最小化のためのデータ転送最適化手法

摘要

高位合成を用いてアクセラレータを設計する際の、通信最適化手法を提案する。既存の高位合成向けメモリアクセス最適化手法は通信と計算を分離して行っているために、計算に必要なデータの内部メモリ格納が完了してから計算を開始するのが通常である。しかし、この手法では内部メモリ格納が完了する前に時間がかかることと、バッファメモリの面積がハードウェア全体の面積の増大を招くことが問題となっていた。今回提案する手法は内部メモリへのデータの格納と計算を並列に行うことにより、データの内部メモリ格納にかかるサイクル数の削減による総動作サイクル数の削減と、バッファメモリサイズの最適化によるハードウェア面積削減が可能となる。