共有書き込みトランジスタセルとリーク電流複製読み出し方式を用いた4-Mb MRAMマクロ

摘要

我々は、面積効率が高い混載向けMRAMマクロを提案する。 このマクロに導入された、2T1MTJ-MRAMセル技術に基づく共有書き込みトランジスタセルは、6T-SRAMと同程度の高速アクセスと、6T-SRAMより小さいセルサイズを可能にする。 我々は、4Mb MRAMマクロを0.15μm CMOSと0.24μm MRAMプロセスを用いて設計した。 本マクロのセルアレイは、64ビットのデータを記憶する81T64MTJセルアレイエレメントから構成される。 面積は、2T1MTJセルと比較して30％減少できる。 さらに、リーク電流複製読み出し方式を導入することで、50nsのアクセス時間を得られる見通しをSPICEシミュレーションにより得た。 また、本マクロは2T1MTJ-MRAMマクロと同一のSoCに搭載できる。