3段Closスイッチ網の性能改善に関する研究（その5)－3段Closスイッチ網の並列制御方式の提案

摘要

3段Closスイッチ網はクロスバースイッチより回路規模が小さいという特長がある.一方，全ての入出力間で同時に回線を設定する場合，単純な直列制御ではO(N~2)の処理時間(Nはスイッチサイズ）が必要となり，高速動作が要求されるシステムへの適用が困難であった.この問題を解決するため，従来，幾つかの並列制御方式が提案された.例えば，Benes網の並列制御アルゴリズムを応用する方法や2部グラフの辺彩色アルゴリズムを応用する方法が知られている.しかし，これらの研究はアルゴリズムの検討が主体であり，高速で効率的な並列制御回路を実現する観点からの検討は殆ど例がない.本報告では高速なハードウェア制御に適した並列制御方式を提案する.提案方式を実現するハードウェア規模とその処理時間は共にO({the square root of}N)となる可能性があることを示す.