スケーラブル·ハードウェア機構におけるハードウェア拡張プロトコル

摘要

近年，ASICのプロトタイプとともにFPGAを用いたアクセラレーションへの注目が集まっている．しかし，現状のFPGAにおいては，利用可能なロジックセルとLUTや，その使用率の増加による動作周波数の低下という点から実現する回路規模には限界がある．そこで，複数のFPGA上へ回路を分割して実装を行い，問題点の改善が図られている．その際に重要となるのが，分割回路間における回路の信号情報の送受信である．我々は，回路間の信号情報の通信に着目し，複数のFPGA間で効率よく分割回路を実現するスケーラブルハードウェア機構を考案し，それをサポートするハードウェア拡張プロトコルを提案した．本論文では，提案したハードウェア拡張プロトコルを複数のFPGA間において実装し，実際の動作の検証を行った．