【24h】

Altera FPGAにおけるGALS-NoCとその設計手法

机译:Altera FPGA的GALS-NOC及其设计方法

获取原文
获取原文并翻译 | 示例
       

摘要

本稿ではアルテラ社のField Programmable Gate Array(FPGA)を対象としたGlobally-Asynchronous Locally-Synchronous Network-on-Chip(GALS-NoC)のアーキテクチャとその設計手法を提案する.GALS-NoCでは,マイクロプロセッサ等からなる各ノードは,独自のクロック信号によって制御することができる.ノード間の通信は要求·応答信号による非同期通信である.そのため,GALS-NoCは高性能,低消費電力を実現することが期待できる.実験では,GALS-NoC,マルチクロックNoC,シングルクロックNoCの3種類のNoCを実装し,面積,性能,消費電力,消費エネルギーを評価し比較することで,GALS-NoCの優位性や問題点を明らかにする.
机译:在本文中,我们提出了一种用于Altera的现场可编程门阵列(FPGA)的全局异步本地同步网络(GALS-NOC)的架构及其设计方法。 在GALS-NOC中,可以通过独特的时钟信号控制由微处理器等组成的每个节点。 节点之间的通信由请求/响应信号是异步通信。 因此,可以预期GALS-NOC来实现高性能和低功耗。 在实验中,实施,评估和比较了GALS-NOC,多时钟NOC和单时钟NOC的三种类型的GALS-NOC,多时钟NOC和单时钟NOC,以及GALS-NOC的优越性和问题的问题。明确。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号