FPGAアクセラレータと高位合成系を用いた三次元ステンシル計算の実装

摘要

本研究では、高位合成系であるMaxeler Technologies社のMaxCompilerとその上位レイヤのフレームワークであるMaxGenFDを用いて、FPGAアクセラレータ上で動作するステンシル計算の設計を行ない，その性能や最適化処理の効果を評価した。その結果、1枚のFPGAチップを用いた環境で1秒間に1.5e＋09の格子数を計算でき、最適化前の実装と比較し21.29倍、CPUの実装と比較し5.08倍の性能を確認した。また、最適化のための性能予測手法を提案し、予測値と実測値の比較を行なった。その結果、ステンシル計算を行なうパイプラインの周波数の上昇に伴い予測値と実測値の差の増加が認められ、高い周波数領域においてパイプラインストールの発生が示唆きれた。