FPGAアクセラレータと高位合成系を用いた瞳検出手法の実装

摘要

本稿では，FPGAアクセラレータのための高位合成系であるMaxCompilerを用いて瞳検出手法の実装を行い，Verilog HDLで記述した実装と性能や記述量の比較を行う．MaxCompilerはハイパフォーマンスコンピューティングをターゲットに，深いパイプライン構造を用いたストリーム処理をJavaベースの言語で記述するためのフレームワークである．評価の結果，Vedlog HDLで記述された実装と同程度の性能を達成しつつ約3分の1の記述量で実現できることがわかった．