デジタルLSIにおけるオンチップ·オンボード電源雑音の評価·協調解析手法

摘要

ICの電源雑音は、チップ·パッケージ·ボードを統合したPDN（Power Delivery Network）のインピーダンス特性および回路の動作周波数によって特徴付けられる．65nm CMOSプロセスで試作したチップに高分解能のオンチップ波形モニタ回路を搭載し電源雑音評価を行うことで、電源雑音に含まれる周波数成分とオンチップデジタル回路からみたインピーダンスとの関連性を明らかにした．また、オンチップの電源雑音測定結果と磁界プローブ法を用いたオンボード電源電流ノイズを、PDNのインピーダンスの共振という視点において評価した．加えて、容量充電モデルとPDNのインピーダンスモデルを用いた電源電流解析によりAC電源雑音を解析した．これらの結果により、協調解析モデルがオンチップのパワーインテグリティとオンボードのEMCにおいて有効であることを示した．