CMOSデジタルLSIにおける電源雑音の周波数成分評価

摘要

近年のVLSIの大規模化·高集積化·低動作電圧化によりチップ内部の電流密度上昇や雑音マージンの低下がおこり，電源雑音が顕在化している．製造するLSIの動作保証や性能保証のため，設計段階での電源雑音対策が求められている．本稿ではプロセッサ搭載チップを対象とした電源雑音の周波数成分評価について報告する．回路動作時に発生する電源雑音をオンチップモニタ回路を用いて時間領域で取得し，フーリエ変換を行うことで周波数成分評価を行った．さらに，磁界プローブを用いてプリント基板上での電源雑音測定を行い，チップから外部漏洩する雑音の周波数成分評価を行った．また，容量充電モデルを用いた電源雑音解析を行い，比較評価することで解析モデルが設計段階において，チップ内部における電源電圧変動およびプリント基板上に漏洩する電源雑音把握に有効であることを示した．