...
机译:低抖动时钟乘法器使用简单的低功耗ECDLL,在VCDL中具有额外的延迟延迟
Clock multiplier; Edge combining delay locked loop (ECDLL); Multiplying delay locked loop (MDLL); Duty-cycle corrector (DCC); Voltage control delay line (VCDL);
机译:低抖动时钟乘法器使用简单的低功耗ECDLL,在VCDL中具有额外的延迟延迟
机译:低功耗乘法DLL,可在高度集成的数字芯片中生成低抖动的数GHz时钟
机译:基于PVT稳健且低抖动环VCO的注入锁定时钟乘法器,具有使用复制延迟单元和双边沿相位检测器的连续频率跟踪环路
机译:使用移位平均VCDL的低抖动精确多相延迟锁定环路
机译:低功耗,低抖动的片上时钟生成。
机译:用于时钟乘法的低抖动,低功耗CMOS PLL