...
机译:3D-ICS的低功耗时钟树综合
Univ Maryland Dept Elect &
Comp Engn College Pk MD 20742 USA;
Univ Maryland Dept Elect &
Comp Engn College Pk MD 20742 USA;
3D-ICs; TSV; clock tree synthesis; clock gating; optimization;
机译:3D-ICS的低功耗时钟树综合
机译:动态时钟调度的高速低功耗时钟树综合
机译:一种低功耗时钟树综合的快速且近似最佳的聚类算法
机译:用于3D-IC的门控低功耗时钟树综合
机译:用于低功耗IC设计的时钟树综合。
机译:具有能量收集功能的敏捷的阻滞器和时钟抖动容限低功率频率选择接收器
机译:3D-ICS的低功耗时钟树综合